TechNews科技新報
2024年02月19日
作者 Atkinson
Atkinson隨著 AI、雲端、大數據分析、行動運算等技術蓬勃發展，現代社會對於運算能力有越來越高的需求，再加上 3 奈米之後，晶圓尺寸已遇上物理極限、製造成本提高等等原因，因此半導體業界除了持續發展先進製程之外，也在找其他能使晶片維持小體積，卻可同時保持高效能的方式，「異質整合」的概念因而成當代顯學，晶片也從原先的單層，轉向多層堆疊的先進封裝。
現在能常在媒體版面見到的 CoWoS，可以拆成以下定義來解釋，Cow 是 「Chip-on-Wafer」，指的是晶片堆疊。Wos「Wafer-on-Substrate」，則是將晶片堆疊在基板上。因此 CoWos 合起來，就是指把晶片堆疊起來，並且封裝於基板上。
如此一來可以減少晶片所需要的空間，也能達到減少功耗和成本的益處。其中，又可分成 2.5D 水平堆疊（最為人知的就是台積電的 CoWoS）、3D 垂直堆疊版本，將不同的處理器、記憶體等多種晶片模組層層堆疊，做成小晶片（Chiplet）。因為其主要應用的就是在先進製程上，所以又稱為先進封裝。
根據市場研究及調查機構 TrendForce 的數據，就能一探 AI 晶片市場的熱度。 2023 年 AI 伺服器（含搭載GPU、FPGA、ASIC 等）出貨量近 120 萬台，較 2022 年增加 38.4%，占整體伺服器出貨量近 9%。而時間拉長到 2026 年，則預計占比達到 15%，2022~2026 年 AI 伺服器出貨量年複合成長率至 22%。在此情況下，AI 晶片 2023 年出貨量成長將達到 46%。
由於 AI 晶片需要採用先進封裝技術，其中又以台積電的 2.5D 先進封裝 CoWoS 技術為目前 AI 晶片主要採用技術。而 GPU 採用更高規格的 HBM，需藉由 2.5D 先進封裝技術將核心晶粒（die）整合在一起。而 CoWoS 封裝的前段晶片堆疊（Chip on Wafer）製程，主要在晶圓廠內透過 65 奈米製造，之後再並進行矽穿孔蝕刻作業，完成的產品再藉由堆疊晶片封裝在載板上（Wafer on Substrate）。
也因此， CoWoS 封裝技術的產能成為過去一年 AI 晶片產出的一大瓶頸，也是 2024 年能否 AI 晶片需求能否被滿足的關鍵。先前外資就曾指出，輝達是目前台積電 2.5D 先進封裝 CoWoS 技術的最大客戶。包括採用台積電 4 奈米先進製程的輝達 H100 GPU，以及採用台積電7 奈米製程的 A100 GPU，都是採用 CoWoS 技術進行封裝，導致輝達的晶片占了台積電 CoWoS 產能 40% 至 50%的比重。這也是為什麼輝達晶片的熱銷，導致台積電 CoWoS 封裝產能吃緊。
台積電擴產預計 2024 年緩解吃緊狀況
2023 年 7 月舉行的法人說明會上，台積電就曾經表示，預計將把 CoWoS 產能將擴增 1 倍，市場供不應求情況到 2024 年底就可以緩解。隨後台積電在 2023 年 7 月下旬宣布，將斥資近新台幣 900 億元，在銅鑼科學園區設立先進封裝晶圓廠，並預計在 2026 年底完成建廠，量產時間落在 2027 年第 2 季或第 3 季之間。
另外，在 2024 年 1 月 18 日的法說會上，台積電財務長黃仁昭也強調，台積電 2024 年將持續進行先進製程的擴產。因此在全年資本支出中，有10% 將是為了先進封裝、測試、光罩等產能擴增的支出預估。
事實上，先前輝達財務 Colette Kress 在投資者會議上也表示，輝達在 CoWoS 先進封裝的關鍵製程，已開發並認證其他供應商產能，預期未來數季供應可逐步爬升。對此，外資摩根大通則是指出，CoWoS 產能出現瓶頸的關鍵原因就是在於中介層的供不應求。原因是因為中介層矽穿孔製程複雜，且產能擴充需要更多高精度設備。但高精度設備的交期長，加上既有設備也需要定期清洗檢查，導致供不應求。
目前除了台積電的 CoWoS 主導先進封裝市場外，包括聯電、日月光投控、矽品、力成等也逐步搶進 CoWoS 先進封裝的市場。其中，在部署 2.5D 先進封裝中介層產能的部分，聯電也在 2023 年 7 月下旬法說會也表示，加速展開提供客戶所需的矽中介層技術及產能。
聯電布局中介層產能，日月光推推出 VIPack 先進封裝平台
聯電強調公司是全球第一個提供矽仲介層製造開放系統解決方案的晶圓代工廠，經由此開放系統 (UMC+OSAT) 的合作模式，能提供已通過驗證的完整供應鏈以快速導入量產。另外，聯電的 2.5D 開放系統解決方案是透過聯電生產的 2.5D TSI 矽仲介層晶圓，與世界一流封測廠的先進晶片封裝服務，成功合作建立認證合格的完整 2.5D TSI 矽仲介層晶圓封裝供應鏈。
目前占全球半導體後段專業封測代工（OSAT）產業出貨量比重約 32%，占台灣 OSAT 出貨量比重超過 50% 的封測龍頭日月光投控，旗下的日月光半導體也表示，近期 CoWoS 封裝技術話題熱夯，而日月光投控本身也布局先進封裝，與台積電是密切合作夥伴。
日月光強調，先前推出 VIPack 先進封裝平台提供垂直互連整合封裝解決方案。VIPack 是日月光擴展設計規則並實現超高密度和性能設計的下一世代 3D 異質整合架構。此平台利用先進的重佈線層 (RDL) 製程、嵌入式整合以及 2.5D/3D 封裝技術，協助客戶在單個封裝中整合多個晶片來實現前所未有的創新應用。
另外，日月光也在高效能運算（HPC）和AI領域已布局多項封裝技術，可協助 AI 應用模仿人類五感應用，例如 2.5D 和 3D IC、共同封裝光學元件（CPO）、雙面壓模（double side mold）、天線封裝（Antenna in Package）、嵌入式基板封裝（embedded die SESUB）等，預計 2024 年日月光的先進封裝業績將倍增。
力成攜手華邦電提供異質整合封裝技術
另外，封測大廠力成科技也積極布局邏輯晶片及 AI 應用相關先進封裝。先前在法說會上表示，力成尋求與晶圓廠結盟合作，開發細線寬、矽穿孔（TSV）細直徑的中介層（interposer），提供客戶相關 CoWoS 先進封裝選擇，預估預期最快 2024 年下半年可提供 CoWoS 相關先進封裝產品。目前，記憶體大廠華邦電已經表示，隨著 AI 技術快速演變，市場對高頻寬及高速運算的需求激增，進而帶動先進封裝及異質整合技術的需求。因此，華邦電攜手力成科技共同引領此技術浪潮，以提供異質整合封裝技術。
華邦電對於與力成科技的合作，表示合作業務以開發專案之合作方式進行，包括將由華邦電提供 CUBE (客製化超高頻寬元件) DRAM，以及客製化矽中介層、同時整合去耦電容 (Decoupling Capacitor) 等先進技術，搭配力成科技所提供之 2.5D 及 3D 封裝服務。
【免責聲明】
本文章內容僅代表作者個人觀點，與馗鼎無關。
內容性、文字闡述和原創性未經本站證實，對本文章及全部或部分內容、真實性、完整性、及時性本站不作任何保證或承諾，僅供讀者參考，請自行核實相關內容。
本文章內容僅代表作者個人觀點，與馗鼎無關。
內容性、文字闡述和原創性未經本站證實，對本文章及全部或部分內容、真實性、完整性、及時性本站不作任何保證或承諾，僅供讀者參考，請自行核實相關內容。
馗鼎奈米科技股份有限公司 Creating Nano Technologies,Inc.
59 Alley 21 Lane 279, Chung Cheng Road, Yung Kang City, Tainan, TAIWAN
TEL:886-6-2323927 FAX:886-6-2013306 URL: http://www.creating-nanotech.com
